Arbeiten mit BGAs: Design und Layout

Das Ball Grid Array oder BGA-Gehäuse ist nicht mehr nur großen, komplexen Chips auf Computer-Motherboards vorbehalten: Heute sind sogar einfache Mikrocontroller mit diesen kleinen Lötkugeln erhältlich. Dennoch bleiben viele Bastler lieber bei QFP- und QFN-Gehäusen, da diese einfacher zu löten sind. Das ist zwar berechtigt, aber BGA-Gehäuse können erhebliche Platzeinsparungen bieten und sind manchmal die einzige Wahl: Aufgrund der anhaltenden Chipknappheit sind einige andere Gehäuseversionen möglicherweise einfach nicht verfügbar. Auch das Löten muss nicht kompliziert sein: Wenn Sie sich bereits mit Lotpaste und Reflow-Profilen auskennen, ist das Hinzufügen von ein oder zwei BGAs ziemlich einfach.

In diesem Artikel zeigen wir, dass die Arbeit mit BGA-Chips gar nicht so schwierig ist, wie es scheint. Der Schwerpunkt liegt auf dem Design von Leiterplatten: wie man die richtigen Footprints zeichnet, wie man viele Signale weiterleitet und welche Fähigkeiten Ihr Leiterplattenhersteller haben sollte. Auf Löt- und Nacharbeitstechniken gehen wir in einem späteren Artikel ein, werfen wir aber zunächst einen Blick darauf, warum BGAs überhaupt verwendet werden.

Mit dem Fortschritt der Computertechnologie in den 1990er Jahren wurden die Motherboards in unseren PCs immer komplexer. Die 8-Bit-Datenbusse aus den 1980er Jahren machten 16-Bit-, 32-Bit- und sogar 64-Bit-breiten Bussen zwischen der CPU, dem Hauptspeicher und Erweiterungskarten wie Festplattencontrollern und Anzeigeadaptern Platz. Diese Busse mussten alle in verschiedene Chips hinein und aus ihnen heraus transportiert werden, weshalb viele Pins erforderlich waren.

Das damals typische Gehäuse für komplexe Chips war das Quad-Flat-Gehäuse (QFP) mit langen Reihen möwenflügelförmiger Stifte auf jeder Seite. Bei einer Skalierung auf eine Pinzahl von 200 oder mehr wurden diese Gehäuse immer unhandlicher: Sie wurden nicht nur sehr groß im Vergleich zum Chip im Inneren, die Pins wurden auch extrem klein und zerbrechlich. Große QFP-Chips erforderten eine sorgfältige Handhabung, um ein Verbiegen der Stifte zu vermeiden und den Chip unlötbar zu machen.

Um diese beiden Probleme zu lösen, wurde das Ball Grid Array-Paket (BGA) entwickelt. Durch die Anordnung der Stifte in einem Raster am Boden der Verpackung, anstatt sie über den Rand zu verteilen, ergibt sich ein weitaus flächeneffizienteres Design. Darüber hinaus sind Lötkugeln viel robuster als die winzigen Stifte auf QFP-Gehäusen mit kleinem Rastermaß. Obwohl die Hersteller zunächst Probleme bei der Herstellung und beim Testen befürchteten, erwies sich das BGA-Gehäuse als sehr zuverlässig und ist seitdem in allen Arten elektronischer Geräte allgegenwärtig.

Das Bild unten, das einen Teil eines PC-Motherboards aus dem Jahr 1997 zeigt, verdeutlicht deutlich den Unterschied in der Flächeneffizienz zwischen einem QFP- und einem BGA-Gehäuse. Der ATI-VGA-Controller auf der linken Seite verfügt über ein 208-Pin-QFP-Gehäuse mit einem Pinabstand von 0,5 mm. Der Ali M1531-Systemcontroller (rechts) schafft es, 328 Pins auf seinem BGA-Gehäuse unterzubringen, mit Lötkugeln in einem viel komfortableren Abstand von 1,27 mm.

Ein BGA-Gehäuse ist typischerweise um einen Interposer herum aufgebaut: eine kleine Leiterplatte, die als Schnittstelle zwischen dem eigentlichen Chip und der Leiterplatte dient, auf der er montiert ist. Der Chip ist mit dem Interposer drahtgebunden und mit schützendem Epoxidharz überzogen. Der Interposer leitet die Signale vom Rand des Chips zu einer Reihe von Pads auf der Unterseite, auf denen kleine Lötkügelchen befestigt sind. Das fertige BGA-Gehäuse wird dann auf die Leiterplatte gelegt und erhitzt. Die Lotkugeln schmelzen und stellen eine Verbindung zwischen der Platine und dem Interposer her.

Typische BGAs hatten in der Anfangszeit einen Kugelabstand von 1,27 mm. Mit der Verbesserung der Technologie wurden BGA-Gehäuse immer kleiner, bis der Interposer nicht mehr viel größer war als der Chip im Inneren. Diese miniaturisierten BGAs werden als Chip-Scale-Packages oder CSPs bezeichnet und haben typischerweise einen Kugelabstand zwischen 1,0 und 0,5 mm.

Das Streben nach Miniaturisierung endete damit jedoch nicht: Halbleiterhersteller entwickelten schließlich das Flip-Chip-BGA oder Wafer-Level-Chip-Scale-Package (WL-CSP), das ganz auf den Interposer verzichtete. Stattdessen werden bei Flip-Chip-Designs die Lotkugeln direkt auf der Chipoberfläche platziert, wobei der Abstand nur 0,3 mm betragen kann. Der Chip wird dann kopfüber auf der Leiterplatte montiert, entweder mit einer Schutzschicht aus Epoxidharz auf der Rückseite oder ganz ohne Verpackung.

Es gibt eine große Vielfalt an Marketingnamen für verschiedene BGA-Gehäuse, wobei es zwischen den Herstellern nur wenig Standardisierung gibt. Wenn Sie jedoch einfach nur einen BGA-Chip verwenden möchten, spielt es keine Rolle, wie er heißt oder wie er hergestellt wurde: Die PCB-Layouttechniken sind für alle Typen gleich. Schauen wir uns also an, wie man PCB-Layouts für sie entwirft.

Stellen Sie sich das folgende Szenario vor: Sie entwerfen ein hochmodernes LIDAR-Setup und haben sich für den Zeit-Digital-Wandler TDC7201 von TI entschieden, um Flugzeitmessungen durchzuführen. Im Gegensatz zu seinem Vorgänger, dem TDC7200, ist dieser Chip nur in einem 25-Pin-nFBGA-Gehäuse erhältlich, sodass Sie keine andere Wahl haben, als ein BGA-Board herzustellen. Sie benötigen außerdem einen Mikrocontroller, um Daten zu verarbeiten und sich für einen Microchip ATmega164 zu entscheiden. Leider führt die heutige Chipknappheit dazu, dass die QFP- und QFN-Versionen nirgends zu finden sind, so dass man am Ende bei der 49-Pin-VFBGA-Version hängen bleibt. Was den LDO-Regler betrifft, der das Ganze antreibt, stoßen Sie auf ein tolles Schnäppchen: Ihr Lieblingslieferant hat den NCP161 von ONSemi im Angebot. Wie Sie vielleicht schon vermutet haben, ist dieses auch in einem BGA-Gehäuse erhältlich, in diesem Fall in einer winzigen Version mit vier Pins.

Wie entwirft man also eine Leiterplatte für dieses Trio von BGA-Chips? Wie immer sind die Datenblätter der Hersteller ein guter Ausgangspunkt. Werfen wir zunächst einen Blick darauf, was ON Semiconductor darüber sagt, wie man den richtigen Footprint für seinen NCP161 zeichnet: Auf Seite 21 des Datenblatts finden wir das empfohlene Anschlussflächenmuster, das einen Pad-Durchmesser von 0,15 mm mit NSMD-Pads angibt.

NSMD steht für „Non-Solder Mask Defined“ und bezieht sich auf ein Lötpad, das nicht teilweise von der Lötmaske bedeckt ist. Die andere Option ist ein Lötmasken-definiertes Pad, bei dem die Lötmaske einen Teil des Pads bedeckt. Während beide Typen ihre Einsatzmöglichkeiten haben, wird in den Datenblättern der Hersteller für BGA-Chips üblicherweise der NSMD-Typ empfohlen, da er eine robustere Lötverbindung ermöglicht: Die Lötkugel kann sowohl die Seiten des Pads als auch die Oberseite greifen.

Wenn wir in KiCAD einen Footprint für unser kleines vierpoliges BGA-Gehäuse zeichnen, sehen die beiden Optionen wie folgt aus. Die Kupferpads sind rot dargestellt, die Lötmaskenöffnungen lila. Der rosa Umriss ist der Innenhof der Komponente, der bestimmt, wie nahe andere Komponenten montiert werden können.

Bei der NSMD-Version sollten die Lötmaskenöffnungen etwas größer sein als die Kupferpads; In diesem Fall haben wir 0,25-mm-Öffnungen auf 0,15-mm-Pads verwendet, was bedeutet, dass die Lötmaskenöffnungen auf beiden Seiten des Pads nur 0,05 mm überstehen. Sie sollten sich bei Ihrem Leiterplattenhersteller erkundigen, ob die Ausrichtung der Lötmaske dafür genau genug ist. Ein typischer Wert liegt bei 2 mil (0,05 mm), was bedeutet, dass Ihre Lötmaske im schlimmsten Fall die Kante Ihres Pads gerade noch berührt. Wenn Ihr Hersteller keine genauere Ausrichtung bieten kann, möchten Sie möglicherweise die Lötpadöffnung etwas vergrößern. Beachten Sie, dass die verbleibende Lötstoppmaske zwischen den Pads dann immer noch die Mindestregel für die Lötstoppmaske erfüllen sollte.

Beachten Sie, dass die Pads von BGAs nicht fortlaufend nummeriert sind, sondern im Zeilen-Spalten-Format: Die Zeilen sind von oben nach unten mit A, B, C usw. beschriftet, während die Spalten von links nach rechts nummeriert sind. Pin A1 in der oberen linken Ecke ist normalerweise durch eine Markierung auf der Oberseite des Chips gekennzeichnet, um Ihnen die korrekte Ausrichtung des Teils zu erleichtern.

Eine Sache, die beim Zusammenbau Ihrer Leiterplatte eine große Hilfe sein wird, insbesondere wenn Sie dies manuell tun, ist die Markierung des Paketumrisses auf Ihrer Siebdruckschicht. Da Sie die Lötkugeln und Pads beim Platzieren des Chips nicht sehen können, ist der Siebdruck die einzige Möglichkeit, festzustellen, ob Sie Ihren Chip richtig positioniert haben. Vergessen Sie nicht, eine Art Indikator zu zeichnen, um anzuzeigen, welcher Pin A1 ist, sonst müssen Sie immer noch raten, welche der vier Ausrichtungen richtig ist.

Mit nur vier Pads ist es einfach, diesen Spannungsreglerchip an den Rest unserer Schaltung anzuschließen. Während es verlockend sein könnte, ein paar große Stromebenen für die Eingangs-, Ausgangs- und Erdungsanschlüsse zu zeichnen und sie mit den Pads zu überlappen, ist es normalerweise besser, zuerst eine dünne Leiterbahn zu jedem Pad zu zeichnen und diese dann mit größeren Strukturen zu verbinden.

Der Grund dafür ist die Lötbarkeit. Wenn die Lötkugel schmilzt, versucht sie, an jedem sichtbaren Kupfer zu haften, also sowohl am Lötpad als auch an der daran angeschlossenen Leiterbahn. Daher erfährt der Chip beim Löten einen leichten Zug in Richtung der Leiterbahn. Durch die radialsymmetrische Gestaltung der Verbindungen sollten die von den einzelnen Lötkugeln ausgeübten Kräfte aufgehoben werden und ein vorhersehbarerer Lötprozess gewährleistet werden.

Etwas komplizierter wird es, wenn wir unseren Mikrocontroller mit seinem 7×7-Raster aus Lotkugeln platzieren. Das Verlegen von Leiterbahnen zu allen 49 Pads ist nicht so einfach, also beginnen wir mit dem einfachsten Teil: den äußeren Pins. Wir können sie einfach über horizontale und vertikale Leiterbahnen nach außen leiten.

Die zweite Stiftschicht kann mit Leiterbahnen verlegt werden, die zwischen den äußeren Pads verlaufen. Natürlich sollten unsere PCB-Designregeln dies zulassen: Die minimale Leiterbahnbreite und der minimale Abstand sollten nicht mehr als c = (pd)/3 betragen, wobei p der Pad-Abstand und d der Pad-Durchmesser ist. In diesem Beispiel sinken bei einem Rastermaß von 0,65 mm und einem Durchmesser von 0,35 mm die Mindestspiel- und Spurbreite auf 0,1 mm: eng, aber bei vielen Herstellern immer noch möglich.

Ab der dritten Schicht wird es interessanter, denn ab diesem Punkt benötigen wir Durchkontaktierungen, um unsere Signale herauszuleiten. Die gebräuchlichste Methode hierfür ist die Platzierung einer Durchkontaktierung in der Mitte aller vier Pads und die Verlegung einer diagonalen Leiterbahn von einem der Pads dorthin.

Natürlich sollten wir zunächst sicherstellen, dass wir genügend Platz haben, um überhaupt ein Via anzubringen. Eine kleine Geometrie sagt uns genau, wie viel wir brauchen: Wenn der Pad-Abstand p ist, dann beträgt der diagonale Abstand zwischen den Mittelpunkten zweier Pads p√2. Der Abstand zwischen den Innenkanten der Pads beträgt dann p√2 – d, wobei d der Pad-Durchmesser ist.

Für den ATmega164 mit p = 0,65 mm und d = 0,35 mm bedeutet dies, dass wir 0,57 mm Abstand zwischen den Pads haben. Wir müssen einen Abstand von mindestens 0,1 mm zwischen den Pads und der Durchkontaktierung lassen, sodass unsere maximale Durchkontaktierungsgröße 0,37 mm beträgt. Dies liegt ziemlich an der Grenze dessen, was die meisten Hersteller liefern können; Sie können ein wenig Platz gewinnen, indem Sie die Durchkontaktierung etwas näher an das Pad bringen, mit dem sie verbunden ist. Für Teile mit kleinerem Rastermaß wie dieses müssen Sie sich jedoch für die teureren Herstellungsoptionen entscheiden.

Nachdem wir die Durchkontaktierungen platziert haben, erhalten wir das unten gezeigte Layout. Dies ist dasDog-Bone-Layout-Stil , benannt nach der Pad-Trace-Via-Kombination, die wie ein Cartoon-Knochen aussieht. In diesem einfachen Fall haben wir nur neun Dogbones und viel Platz, um die Signale auf der unteren Ebene zu leiten. Wenn wir stattdessen ein 8×8-Ballpaket hätten, hätten wir sechzehn Hundeknochen und die untere Schicht wäre genauso überfüllt wie die obere Schicht.

Der Dog-Bone-Layout-Stil kann auf jede BGA-Größe erweitert werden. Mit zunehmender Anzahl an Pads nimmt jedoch auch die Anzahl der Schichten zu, die zum Weiterleiten aller Signale erforderlich sind. Ein 7×7- oder 8×8-BGA kann mit nur zwei Signalschichten geroutet werden, ein 9×9- oder 10×10-Chip benötigt jedoch mindestens drei. Im Allgemeinen benötigen Sie für jeweils zwei weitere Pad-Reihen eine neue Routing-Ebene. In der Praxis handelt es sich bei vielen Signalen um Versorgungs- und Erdungspins, die direkt mit einer internen Stromversorgungsebene verbunden werden können und kein weiteres Routing benötigen. Es können auch ungenutzte Pins vorhanden sein, was wiederum etwas mehr Routing-Platz bietet.

Es ist wichtig sicherzustellen, dass alle Durchkontaktierungen unter Ihrem BGA-Chip geschützt oder mit einer Lötmaske bedeckt sind. Ist dies nicht der Fall, könnten die geschmolzenen Lotkugeln auf die Durchkontaktierungen und die vorgesehenen Lotpads fließen und zu Fehlausrichtungen und Kurzschlüssen führen. Sie müssen sich bei Ihrem Leiterplattenhersteller erkundigen, ob er Tented Vias unterstützt: Dies erfordert normalerweise einen zusätzlichen Verarbeitungsschritt, bei dem die Via-Löcher mit etwas Material gefüllt werden, bevor die Lötmaske aufgetragen wird.

Ein weiterer Layoutstil für das Routing von BGAs istvia-in-pad . Dies wird typischerweise bei BGAs mit sehr feinem Rastermaß durchgeführt, bei denen zwischen vier Pads kein Via angebracht werden kann. Die Grundidee ist einfach: Sie platzieren eine Durchkontaktierung in jedem der inneren Pads und leiten die Signale von einer unteren Schicht nach außen. Das Problem besteht darin, dass Sie nicht einfach normale Durchkontaktierungen in Ihren BGA-Pads platzieren können, da das geschmolzene Lot durch Kapillarwirkung in das Durchkontaktierungsloch gesaugt wird und unzuverlässige Verbindungen verursacht. Ihr Hersteller muss daher die Durchkontaktierungen füllen und oben eine Metallabdeckung anbringen, um eine flache, lötbare Oberfläche zu gewährleisten. Die offizielle Bezeichnung hierfür ist IPC-4761 Typ VII, gefüllte und verschlossene Durchkontaktierung.

Die Durchgangslöcher müssen klein genug sein, um in das BGA-Pad zu passen, und werden in der Regel Mikrovias sein: Sie werden mit einem Laser und nicht mit einem mechanischen Bohrer gebohrt. Sie können Ihr Routing auch vereinfachen, indem Sie Blind Vias verwenden, die nicht vollständig durch die Platine gehen, sondern an der gewünschten Stelle enden. Dies ist normalerweise eine kostspielige Option, aber wenn Ihr Design die kleinsten Microvias vom Typ VII und den engsten Abstand verwendet, verwenden Sie wahrscheinlich ohnehin bereits den teuersten Plan, der Blind Vias enthält. Unten sehen Sie ein Beispiellayout, das die Via-in-Pad-Technik zeigt, die auf den TDC7201 angewendet wird, obwohl wir dies bei einem so einfachen 25-Pin-Gerät normalerweise nicht benötigen würden.

Unabhängig davon, ob Sie den Dog-Bone- oder Via-in-Pad-Layoutstil verwendet haben: Sobald Sie es geschafft haben, alle Signale an den Rand Ihres BGA zu bringen (ein Vorgang, der als „Escape-Routing“ bezeichnet wird), wird der Rest Ihres PCB-Designs fast genauso sein wenn Sie ein QFP- oder QFN-Paket verwendet hätten. Das Endergebnis könnte dem Bild oben in diesem Artikel ähneln.

Wie Sie sehen, muss das Design von Leiterplatten für kleine bis mittelgroße BGA-Gehäuse nicht kompliziert sein. Solange der von Ihrem Leiterplattenhersteller angebotene minimale Leiterbahnabstand, -abstand und die Durchkontaktierungsgröße gut mit der Pad-Größe und dem Rastermaß der Chips übereinstimmen, die Sie verwenden möchten, sind Sie startklar. Klassische BGAs mit einem Rastermaß von 1,27 mm sind bei fast jedem Hersteller machbar, während kleinere Chipgrößenpakete mit einem Rastermaß von bis zu 0,65 mm typischerweise eine der fortschrittlicheren Verarbeitungsoptionen mit strengeren Designregeln erfordern.

Die kleinsten Wafer-Level-Gehäuse mit einem Kugelabstand von 0,5 mm oder weniger können nur auf modernsten Produktionslinien verarbeitet werden. Wenn Sie versuchen, eine Leiterplatte für einen so kleinen Chip zu entwerfen, könnte es sich lohnen, weiterhin nach dieser QFN- oder QFP-Version zu suchen, da es wenig Sinn macht, einen Unobtainium-Chip durch eine nicht herstellbare Leiterplatte zu ersetzen.